Contributions to Formal Communication Elimination for System Models with Explicit Parallelism 

Babot Pagès, Francesc Xavier (Date of defense: 2009-10-09)

Els mètodes de verificació formal s'estan usant cada vegada més en la indústria per establir la correctessa i trobar els errors en models de sistemes; per exemple la descripció de hardware, protocols, programes distribuïts, ...