Mostrando ítems 1-10 de 13
Tubella, Jordi (Fecha de defensa: 1996-11-13)
Quiñones Moreno, Eduardo (Fecha de defensa: 2008-11-18)
ISA extensions are a very powerful approach to implement new hardware techniques that require or benefit from compiler support: decisions made at compile time can be complemented at runtime, achieving ...
Sánchez Navarro, Francisco Jesús (Fecha de defensa: 2001-11-06)
Las memorias caché fueron incorporadas en los microprocesadores ya desde los primeros tiempos, y representan la solución más común para tratar la diferencia de velocidad entre el procesador y la memoria. ...
Marcuello Pascual, Pedro (Fecha de defensa: 2003-07-22)
En esta tesis se estudia el modelo de ejecución de los procesadores multithreaded especulativos así como los requisitos necesarios para su implementación. El modelo de ejecución se basa en la inserción ...
Parcerisa Bundó, Joan Manuel (Fecha de defensa: 2004-06-17)
L'objectiu d'aquesta tesi és proposar noves tècniques per al disseny de microarquitectures clúster superescalars eficients. Les microarquitectures clúster particionen el disseny de diversos components ...
Bhagat, Indu (Fecha de defensa: 2012-02-23)
This thesis takes a HW/SW collaborative approach to tackle the problem of computational inefficiency in a holistic manner. The hardware is redesigned by restraining the datapath to merely 16-bit datawidth ...
Canal Corretger, Ramon (Fecha de defensa: 2004-06-14)
The scaling of silicon technology has been ongoing for over forty years. We are on the way to commercializing devices having a minimum feature size of one-tenth of a micron. The push for miniaturization ...
Molina Clemente, Carlos (Fecha de defensa: 2005-07-10)
La dependencia de datos es una de las principales razones que limitan el rendimiento de los procesadores actuales. Algunos estudios han demostrado, que las aplicaciones no pueden alcanzar más de una ...
Pajuelo González, Manuel A. (Manuel Alejandro) (Fecha de defensa: 2005-11-24)
Traditional vector architectures have been shown to be very effective in executing regular codes in which the compiler can detect data-level parallelism, i.e. repeating the same computation over different ...
Deb, Abhishek (Fecha de defensa: 2012-05-03)
In this thesis we have explored the co-designed paradigm to show alternative processor design points. Specifically, we have provided HW/SW mechanisms for instruction fusion, issue and commit for modern ...