dc.contributor
Universidad de Cantabria. Departamento de Tecnología Electrónica e Ingeniería de Sistemas y Automática
dc.contributor.author
Sánchez Espeso, Pablo Pedro
dc.date.accessioned
2011-05-26T07:58:26Z
dc.date.available
2011-05-26T07:58:26Z
dc.date.issued
1991-04-19
dc.identifier.isbn
9788469448557
dc.identifier.uri
http://hdl.handle.net/10803/31818
dc.description.abstract
En los últimos años se ha producido un gran avance en el desarrollo de herramientas de diseño asistido por computador (cad) en microelectrónica, motivado en gran medida por la creciente complejidad de los circuitos integrados digitales. Este proceso ha incidido principalmente en la automatización del diseño desde el nivel lógico al layout, mientras que las etapas iniciales
(especificación del algoritmo y determinación de la arquitectura) siguen dependiendo del diseñador. En la presente tesis se aborda el estudio, análisis e implementación de herramientas de síntesis de alto nivel, capaces de proponer la arquitectura del sistema digital que mejor implementa el comportamiento descrito a nivel algorítmico al tiempo que satisface una serie de restricciones impuestas por el diseñador. Los sistemas desarrollados, psal1 y psal2, parten de una descripción algorítmica en vhdl o isps y generan una arquitectura que describen en vhdl, cvs, bk o ddl, utilizando los algoritmos de síntesis de alto nivel propuestos en la tesis doctoral, la conexión de estas herramientas con sistemas de síntesis a nivel de transferencia de registros, permite disponer de una metodología de diseño automático desde el nivel algorítmico al layout.
spa
dc.format.extent
250 p.
cat
dc.format.mimetype
application/pdf
dc.publisher
Universidad de Cantabria
dc.rights.license
ADVERTENCIA. El acceso a los contenidos de esta tesis doctoral y su utilización debe respetar los derechos de la persona autora. Puede ser utilizada para consulta o estudio personal, así como en actividades o materiales de investigación y docencia en los términos establecidos en el art. 32 del Texto Refundido de la Ley de Propiedad Intelectual (RDL 1/1996). Para otros usos se requiere la autorización previa y expresa de la persona autora. En cualquier caso, en la utilización de sus contenidos se deberá indicar de forma clara el nombre y apellidos de la persona autora y el título de la tesis doctoral. No se autoriza su reproducción u otras formas de explotación efectuadas con fines lucrativos ni su comunicación pública desde un sitio ajeno al servicio TDR. Tampoco se autoriza la presentación de su contenido en una ventana o marco ajeno a TDR (framing). Esta reserva de derechos afecta tanto al contenido de la tesis como a sus resúmenes e índices.
dc.source
TDR (Tesis Doctorales en Red)
cat
dc.subject
circuitos integrados digitales
cat
dc.subject
microelectrónica
cat
dc.subject
digital integrated circuits
cat
dc.subject
microelectronics
cat
dc.title
PSAL : estudio, análisis e implementación de algoritmos de síntesis de alto nivel
cat
dc.type
info:eu-repo/semantics/doctoralThesis
dc.type
info:eu-repo/semantics/publishedVersion
dc.contributor.authoremail
pablo.sanchez@unican.es
cat
dc.contributor.director
Villar Bonet, Eugenio
dc.rights.accessLevel
info:eu-repo/semantics/openAccess
dc.identifier.dl
SA. 477-2011
cat
